Add files via upload
This commit is contained in:
parent
9a898247bf
commit
85f7e5f76b
|
@ -0,0 +1,62 @@
|
|||
; MGH8060GAL
|
||||
|
||||
CHIP MGH8060GAL GAL22v10
|
||||
|
||||
; 1 2 3 4 5 6 7 8 9 10 11 12
|
||||
CLK D0 D1 D2 D3 D4 D5 D6 D7 A10 A11 GND
|
||||
|
||||
F0 TX /nIO /nROM /nRAM HFG DFG A15 A14 A13 A12 VCC
|
||||
;13 14 15 16 17 18 19 20 21 22 23 24
|
||||
|
||||
|
||||
EQUATIONS
|
||||
; create A12-A15 using registered outputs
|
||||
A12 := D0
|
||||
A13 := D1
|
||||
A14 := D2
|
||||
A15 := D3
|
||||
|
||||
; flags
|
||||
DFG := D6
|
||||
HFG := D7
|
||||
|
||||
; invert serial output
|
||||
TX = /F0
|
||||
|
||||
; /ROM Enable signal
|
||||
nROM = /A15 * /A14 * /A13 * /A12 * /A11
|
||||
+ /A15 * /A14 * /A13 * A12
|
||||
+ /A15 * /A14 * A13 * A12
|
||||
+ A15 * /A14 * /A13
|
||||
+ A15 * /A14 * A13 * A12
|
||||
+ A15 * A14 * /A13
|
||||
+ A15 * A14 * A13
|
||||
|
||||
; /RAM enable signal
|
||||
nRAM = /A15 * /A14 * /A13 * /A12 * A11
|
||||
+ /A15 * /A14 * A13 * /A12
|
||||
+ /A15 * A14 * /A13
|
||||
+ /A15 * A14 * A13
|
||||
|
||||
; /IO enable signal
|
||||
nIO = A15 * /A14 * A13 * /A12
|
||||
|
||||
;PAGE A15 A14 A13 A12 A11 Type (Range) Equation
|
||||
;----------------------------------------------------------
|
||||
; 0 0 0 0 0 0 ROM (0000-07FF) /A15 * /A14 * /A13 * /A12 * /A11
|
||||
; 0 0 0 0 0 1 RAM (0800-0FFF) /A15 * /A14 * /A13 * /A12 * A11
|
||||
; 1 0 0 0 1 X ROM (1000-1FFF) /A15 * /A14 * /A13 * A12
|
||||
; 2 0 0 1 0 X RAM (2000-2FFF) /A15 * /A14 * A13 * /A12
|
||||
; 3 0 0 1 1 X ROM (3000-3FFF) /A15 * /A14 * A13 * A12
|
||||
; 4 0 1 0 0 X RAM (4000-4FFF) /A15 * A14 * /A13 * /A12
|
||||
; 5 0 1 0 1 X RAM (5000-5FFF) /A15 * A14 * /A13 * A12
|
||||
; 6 0 1 1 0 X RAM (6000-6FFF) /A15 * A14 * A13 * /A12
|
||||
; 7 0 1 1 1 X RAM (7000-7FFF) /A15 * A14 * A13 * A12
|
||||
; 8 1 0 0 0 X ROM (8000-8FFF) A15 * /A14 * /A13 * /A12
|
||||
; 9 1 0 0 1 X ROM (9000-9FFF) A15 * /A14 * /A13 * A12
|
||||
; A 1 0 1 0 X IO (A000-AFFF) A15 * /A14 * A13 * /A12
|
||||
; B 1 0 1 1 X ROM (B000-BFFF) A15 * /A14 * A13 * A12
|
||||
; C 1 1 0 0 X ROM (C000-CFFF) A15 * A14 * /A13 * /A12
|
||||
; D 1 1 0 1 X ROM (D000-DFFF) A15 * A14 * /A13 * A12
|
||||
; E 1 1 1 0 X ROM (E000-EFFF) A15 * A14 * A13 * /A12
|
||||
; F 1 1 1 1 X ROM (F000-FFFF) A15 * A14 * A13 * A12
|
|
@ -0,0 +1,53 @@
|
|||
|
||||
GAL22V10
|
||||
EQN2JED - Boolean Equations to JEDEC file assembler (Version V101)
|
||||
Copyright (c) National Semiconductor Corporation 1990-1993
|
||||
Assembled from "MGH2210A.EQN". Date: 3-17-124
|
||||
*
|
||||
NOTE PINS CLK:1 D0:2 D1:3 D2:4 D3:5 D4:6 D5:7 D6:8 D7:9 A10:10*
|
||||
NOTE PINS A11:11 GND:12 F0:13 TX:14 /nIO:15 /nROM:16 /nRAM:17*
|
||||
NOTE PINS HFG:18 DFG:19 A15:20 A14:21 A13:22 A12:23 VCC:24*
|
||||
QF5828*QP24*F0*
|
||||
L0044
|
||||
11111111111111111111111111111111111111111111
|
||||
11110111111111111111111111111111111111111111*
|
||||
L0440
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111011111111111111111111111111111111111*
|
||||
L0924
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111111101111111111111111111111111111111*
|
||||
L1496
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111111111110111111111111111111111111111*
|
||||
L2156
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111111111111111111111110111111111111111*
|
||||
L2904
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111111111111111111111111111011111111111*
|
||||
L3652
|
||||
11111111111111111111111111111111111111111111
|
||||
11011101110111011111111111111111111111110111
|
||||
11011110110111011111111111111111111111111111
|
||||
11111101111011011111111111111111111111111111
|
||||
11111110111011011111111111111111111111111111*
|
||||
L4312
|
||||
11111111111111111111111111111111111111111111
|
||||
11011101110111011111111111111111111111111011
|
||||
11101101110111011111111111111111111111111111
|
||||
11101110110111011111111111111111111111111111
|
||||
11111101110111101111111111111111111111111111
|
||||
11101110110111101111111111111111111111111111
|
||||
11111101111011101111111111111111111111111111
|
||||
11111110111011101111111111111111111111111111*
|
||||
L4884
|
||||
11111111111111111111111111111111111111111111
|
||||
11011110110111101111111111111111111111111111*
|
||||
L5368
|
||||
11111111111111111111111111111111111111111111
|
||||
11111111111111111111111111111111111111111110*
|
||||
L5808
|
||||
10101010101001010111*
|
||||
C975C*
|
||||
0000
|
|
@ -0,0 +1,89 @@
|
|||
EQN2JED - Boolean Equations to JEDEC file assembler (Version V101)
|
||||
Copyright (c) National Semiconductor Corporation 1990-1993
|
||||
|
||||
Log file for MGH2210A.EQN
|
||||
Device: G22V10
|
||||
|
||||
Pin Label Type
|
||||
--- ----- ----
|
||||
1 CLK clock pin
|
||||
2 D0 pos,com input
|
||||
3 D1 pos,com input
|
||||
4 D2 pos,com input
|
||||
5 D3 pos,com input
|
||||
6 D4 unused
|
||||
7 D5 unused
|
||||
8 D6 pos,com input
|
||||
9 D7 pos,com input
|
||||
10 A10 unused
|
||||
11 A11 pos,com input
|
||||
12 GND ground pin
|
||||
13 F0 pos,com input
|
||||
14 TX pos,trst,com output
|
||||
15 /nIO neg,trst,com output
|
||||
16 /nROM neg,trst,com output
|
||||
17 /nRAM neg,trst,com output
|
||||
18 HFG pos,trst,reg output
|
||||
19 DFG pos,trst,reg output
|
||||
20 A15 pos,trst,reg feedback
|
||||
21 A14 pos,trst,reg feedback
|
||||
22 A13 pos,trst,reg feedback
|
||||
23 A12 pos,trst,reg feedback
|
||||
24 VCC power pin
|
||||
|
||||
EQN2JED - Boolean Equations to JEDEC file assembler (Version V101)
|
||||
Copyright (c) National Semiconductor Corporation 1990-1993
|
||||
|
||||
Device Utilization:
|
||||
|
||||
No of dedicated inputs used : 8/12 (66.7%)
|
||||
No of feedbacks used as dedicated outputs : 6/10 (60.0%)
|
||||
No of feedbacks used : 4/10 (40.0%)
|
||||
|
||||
------------------------------------------
|
||||
Pin Label Terms Usage
|
||||
------------------------------------------
|
||||
23 A12.oe 1/1 (100.0%)
|
||||
23 A12 1/8 (12.5%)
|
||||
22 A13.oe 1/1 (100.0%)
|
||||
22 A13 1/10 (10.0%)
|
||||
21 A14.oe 1/1 (100.0%)
|
||||
21 A14 1/12 (8.3%)
|
||||
20 A15.oe 1/1 (100.0%)
|
||||
20 A15 1/14 (7.1%)
|
||||
19 DFG.oe 1/1 (100.0%)
|
||||
19 DFG 1/16 (6.2%)
|
||||
18 HFG.oe 1/1 (100.0%)
|
||||
18 HFG 1/16 (6.2%)
|
||||
17 nRAM.oe 1/1 (100.0%)
|
||||
17 nRAM 4/14 (28.6%)
|
||||
16 nROM.oe 1/1 (100.0%)
|
||||
16 nROM 7/12 (58.3%)
|
||||
15 nIO.oe 1/1 (100.0%)
|
||||
15 nIO 1/10 (10.0%)
|
||||
14 TX.oe 1/1 (100.0%)
|
||||
14 TX 1/8 (12.5%)
|
||||
------------------------------------------
|
||||
Total Terms 29/132 (22.0%)
|
||||
------------------------------------------
|
||||
|
||||
EQN2JED - Boolean Equations to JEDEC file assembler (Version V101)
|
||||
Copyright (c) National Semiconductor Corporation 1990-1993
|
||||
|
||||
Chip diagram (DIP)
|
||||
|
||||
._____ _____.
|
||||
| \__/ |
|
||||
CLK | 1 24 | VCC
|
||||
D0 | 2 23 | A12
|
||||
D1 | 3 22 | A13
|
||||
D2 | 4 21 | A14
|
||||
D3 | 5 20 | A15
|
||||
D4 | 6 19 | DFG
|
||||
D5 | 7 18 | HFG
|
||||
D6 | 8 17 | /nRAM
|
||||
D7 | 9 16 | /nROM
|
||||
A10 | 10 15 | /nIO
|
||||
A11 | 11 14 | TX
|
||||
GND | 12 13 | F0
|
||||
|______________|
|
Binary file not shown.
Loading…
Reference in New Issue