andreika-git
/
ChibiOS
mirror of https://github.com/andreika-git/ChibiOS.git
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity

Broken Keil projects fixed. 

git-svn-id: svn://svn.code.sf.net/p/chibios/svn/trunk@14448 27425a3e-05d8-49a3-a47f-9c15f0e5edd8
This commit is contained in:
vrepetenko 2021-05-30 20:09:55 +00:00
parent 1690879843
commit 524aed7a85
5 changed files with 94 additions and 65 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

60
demos/STM32/RT-STM32F303-DISCOVERY/keil/ch.uvprojx
View File

@ -10,7 +10,7 @@
<TargetName>Demo</TargetName> <TargetName>Demo</TargetName>
<ToolsetNumber>0x4</ToolsetNumber> <ToolsetNumber>0x4</ToolsetNumber>
<ToolsetName>ARM-ADS</ToolsetName> <ToolsetName>ARM-ADS</ToolsetName>
<pCCUsed>5060750::V5.06 update 6 (build 750)::ARMCC</pCCUsed> <pCCUsed>5060960::V5.06 update 7 (build 960)::.\ARMCC</pCCUsed>
<uAC6>0</uAC6> <uAC6>0</uAC6>
<TargetOption> <TargetOption>
<TargetCommonOption> <TargetCommonOption>
@ -137,7 +137,7 @@
<DriverSelection>4104</DriverSelection> <DriverSelection>4104</DriverSelection>
</Flash1> </Flash1>
<bUseTDR>1</bUseTDR> <bUseTDR>1</bUseTDR>
<Flash2>STLink\ST-LINKIII-KEIL_SWO.dll</Flash2> <Flash2>BIN\UL2CM3.DLL</Flash2>
<Flash3>"" ()</Flash3> <Flash3>"" ()</Flash3>
<Flash4></Flash4> <Flash4></Flash4>
<pFcarmOut></pFcarmOut> <pFcarmOut></pFcarmOut>
@ -185,6 +185,7 @@
<uocXRam>0</uocXRam> <uocXRam>0</uocXRam>
<RvdsVP>1</RvdsVP> <RvdsVP>1</RvdsVP>
<RvdsMve>0</RvdsMve> <RvdsMve>0</RvdsMve>
<RvdsCdeCp>0</RvdsCdeCp>
<hadIRAM2>1</hadIRAM2> <hadIRAM2>1</hadIRAM2>
<hadIROM2>0</hadIROM2> <hadIROM2>0</hadIROM2>
<StupSel>8</StupSel> <StupSel>8</StupSel>
@ -338,7 +339,7 @@
<MiscControls>-USTM32F303xC -DTEST_CFG_SIZE_REPORT=0</MiscControls> <MiscControls>-USTM32F303xC -DTEST_CFG_SIZE_REPORT=0</MiscControls>
<Define>CORTEX_USE_FPU=0 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define> <Define>CORTEX_USE_FPU=0 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\os\common\ext\ST\STM32F3xx;..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT;..\..\..\..\os\rt\include;..\..\..\..\os\oslib\include;..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\os\hal\include;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY;..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\os\hal\ports\STM32\STM32F3xx;..\..\..\..\os\hal\ports\STM32\LLD\ADCv3;..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\os\hal\ports\STM32\LLD\DMAv1;..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\os\hal\ports\STM32\LLD\I2Cv2;..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\os\hal\ports\STM32\LLD\USARTv2;..\..\..\..\os\hal\ports\STM32\LLD\USBv1;..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\test\lib;..\..\..\..\test\rt\source\test;..\..\..\..\test\oslib\source\test</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\os\common\ext\ST\STM32F3xx;..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT;..\..\..\..\os\rt\include;..\..\..\..\os\oslib\include;..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\os\hal\include;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY;..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\os\hal\ports\STM32\STM32F3xx;..\..\..\..\os\hal\ports\STM32\LLD\ADCv3;..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\os\hal\ports\STM32\LLD\DMAv1;..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\os\hal\ports\STM32\LLD\I2Cv2;..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\os\hal\ports\STM32\LLD\USART;..\..\..\..\os\hal\ports\STM32\LLD\USARTv2;..\..\..\..\os\hal\ports\STM32\LLD\USBv1;..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\test\lib;..\..\..\..\test\rt\source\test;..\..\..\..\test\oslib\source\test</IncludePath>
</VariousControls> </VariousControls>
</Cads> </Cads>
<Aads> <Aads>
@ -351,12 +352,12 @@
<NoWarn>0</NoWarn> <NoWarn>0</NoWarn>
<uSurpInc>0</uSurpInc> <uSurpInc>0</uSurpInc>
<useXO>0</useXO> <useXO>0</useXO>
<uClangAs>0</uClangAs> <ClangAsOpt>4</ClangAsOpt>
<VariousControls> <VariousControls>
<MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=0</MiscControls> <MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=0</MiscControls>
<Define></Define> <Define></Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY</IncludePath>
</VariousControls> </VariousControls>
</Aads> </Aads>
<LDads> <LDads>
@ -440,42 +441,32 @@
<File> <File>
<FileName>chcore.c</FileName> <FileName>chcore.c</FileName>
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\chcore.c</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\chcore.c</FilePath>
</File> </File>
<File> <File>
<FileName>chcore.h</FileName> <FileName>chcore.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\chcore.h</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\chcore.h</FilePath>
</File> </File>
<File> <File>
<FileName>chcore_timer.h</FileName> <FileName>chcore_timer.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\chcore_timer.h</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\chcore_timer.h</FilePath>
</File>
<File>
<FileName>chcore_v7m.h</FileName>
<FileType>5</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\chcore_v7m.h</FilePath>
</File>
<File>
<FileName>chcore_v7m.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\chcore_v7m.c</FilePath>
</File> </File>
<File> <File>
<FileName>mpu.h</FileName> <FileName>mpu.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\mpu.h</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\mpu.h</FilePath>
</File> </File>
<File> <File>
<FileName>chcoreasm_v7m.s</FileName> <FileName>chcoreasm.s</FileName>
<FileType>2</FileType> <FileType>2</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT\chcoreasm_v7m.s</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT\chcoreasm.s</FilePath>
</File> </File>
<File> <File>
<FileName>chtypes.h</FileName> <FileName>chtypes.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
<FilePath>..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT\chtypes.h</FilePath> <FilePath>..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT\chtypes.h</FilePath>
</File> </File>
</Files> </Files>
</Group> </Group>
@ -632,16 +623,21 @@
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\os\rt\src\chvt.c</FilePath> <FilePath>..\..\..\..\os\rt\src\chvt.c</FilePath>
</File> </File>
<File>
<FileName>chrfcu.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\os\rt\src\chrfcu.c</FilePath>
</File>
<File>
<FileName>chinstances.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\os\rt\src\chinstances.c</FilePath>
</File>
<File> <File>
<FileName>chchecks.h</FileName> <FileName>chchecks.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
<FilePath>..\..\..\..\os\rt\include\chchecks.h</FilePath> <FilePath>..\..\..\..\os\rt\include\chchecks.h</FilePath>
</File> </File>
<File>
<FileName>chsystypes.h</FileName>
<FileType>5</FileType>
<FilePath>..\..\..\..\os\rt\include\chsystypes.h</FilePath>
</File>
<File> <File>
<FileName>chtrace.h</FileName> <FileName>chtrace.h</FileName>
<FileType>5</FileType> <FileType>5</FileType>
@ -1322,6 +1318,11 @@
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\test\rt\source\test\rt_test_sequence_011.c</FilePath> <FilePath>..\..\..\..\test\rt\source\test\rt_test_sequence_011.c</FilePath>
</File> </File>
<File>
<FileName>rt_test_sequence_012.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\test\rt\source\test\rt_test_sequence_012.c</FilePath>
</File>
<File> <File>
<FileName>oslib_test_root.c</FileName> <FileName>oslib_test_root.c</FileName>
<FileType>1</FileType> <FileType>1</FileType>
@ -1372,6 +1373,11 @@
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\test\oslib\source\test\oslib_test_sequence_009.c</FilePath> <FilePath>..\..\..\..\test\oslib\source\test\oslib_test_sequence_009.c</FilePath>
</File> </File>
<File>
<FileName>oslib_test_sequence_012.c</FileName>
<FileType>1</FileType>
<FilePath>Z:\oslib_test_sequence_012.c</FilePath>
</File>
</Files> </Files>
</Group> </Group>
<Group> <Group>

4
os/common/ports/ARMv7-M/compilers/RVCT/chcoreasm.s
View File

@ -126,7 +126,7 @@ __port_thread_start PROC
blx r4 blx r4
movs r0, #0 /* MSG_OK */ movs r0, #0 /* MSG_OK */
bl chThdExit bl chThdExit
.zombies b .zombies zombies b zombies
ENDP ENDP
/* /*
@ -159,7 +159,7 @@ __port_exit_from_isr
#else #else
svc #0 svc #0
#endif #endif
.waithere b .waithere waithere b waithere
ENDP ENDP
END END

6
os/common/startup/ARMCMx/compilers/RVCT/cstartup.s
View File

@ -49,6 +49,8 @@ __initial_msp
AREA CSTACK, NOINIT, READWRITE, ALIGN=3 AREA CSTACK, NOINIT, READWRITE, ALIGN=3
__main_thread_stack_base__ __main_thread_stack_base__
EXPORT __main_thread_stack_base__ EXPORT __main_thread_stack_base__
__main_thread_stack_end__
EXPORT __main_thread_stack_end__
proc_stack_mem SPACE proc_stack_size proc_stack_mem SPACE proc_stack_size
EXPORT __initial_sp EXPORT __initial_sp
__initial_sp __initial_sp
@ -104,11 +106,11 @@ __early_init PROC
* User Initial Stack & Heap. * User Initial Stack & Heap.
*/ */
IF :DEF:__MICROLIB IF :DEF:__MICROLIB
EXPORT __initial_sp EXPORT __initial_sp
EXPORT __heap_base EXPORT __heap_base
EXPORT __heap_limit EXPORT __heap_limit
ELSE ELSE
IMPORT __use_two_region_memory IMPORT __use_two_region_memory

57
testhal/STM32/STM32F4xx/IRQ_STORM/keil/ch.uvprojx
View File

@ -10,13 +10,13 @@
<TargetName>Demo</TargetName> <TargetName>Demo</TargetName>
<ToolsetNumber>0x4</ToolsetNumber> <ToolsetNumber>0x4</ToolsetNumber>
<ToolsetName>ARM-ADS</ToolsetName> <ToolsetName>ARM-ADS</ToolsetName>
<pCCUsed>5060750::V5.06 update 6 (build 750)::ARMCC</pCCUsed> <pCCUsed>5060960::V5.06 update 7 (build 960)::.\ARMCC</pCCUsed>
<uAC6>0</uAC6> <uAC6>0</uAC6>
<TargetOption> <TargetOption>
<TargetCommonOption> <TargetCommonOption>
<Device>STM32F407VGTx</Device> <Device>STM32F407VGTx</Device>
<Vendor>STMicroelectronics</Vendor> <Vendor>STMicroelectronics</Vendor>
<PackID>Keil.STM32F4xx_DFP.2.14.0</PackID> <PackID>Keil.STM32F4xx_DFP.2.15.0</PackID>
<PackURL>http://www.keil.com/pack/</PackURL> <PackURL>http://www.keil.com/pack/</PackURL>
<Cpu>IRAM(0x20000000,0x00020000) IRAM2(0x10000000,0x00010000) IROM(0x08000000,0x00100000) CPUTYPE("Cortex-M4") FPU2 CLOCK(12000000) ELITTLE</Cpu> <Cpu>IRAM(0x20000000,0x00020000) IRAM2(0x10000000,0x00010000) IROM(0x08000000,0x00100000) CPUTYPE("Cortex-M4") FPU2 CLOCK(12000000) ELITTLE</Cpu>
<FlashUtilSpec></FlashUtilSpec> <FlashUtilSpec></FlashUtilSpec>
@ -133,12 +133,12 @@
<UseExternalTool>0</UseExternalTool> <UseExternalTool>0</UseExternalTool>
<RunIndependent>0</RunIndependent> <RunIndependent>0</RunIndependent>
<UpdateFlashBeforeDebugging>1</UpdateFlashBeforeDebugging> <UpdateFlashBeforeDebugging>1</UpdateFlashBeforeDebugging>
<Capability>0</Capability> <Capability>1</Capability>
<DriverSelection>4100</DriverSelection> <DriverSelection>4096</DriverSelection>
</Flash1> </Flash1>
<bUseTDR>1</bUseTDR> <bUseTDR>1</bUseTDR>
<Flash2>STLink\ST-LINKIII-KEIL.dll</Flash2> <Flash2>BIN\UL2CM3.DLL</Flash2>
<Flash3></Flash3> <Flash3>"" ()</Flash3>
<Flash4></Flash4> <Flash4></Flash4>
<pFcarmOut></pFcarmOut> <pFcarmOut></pFcarmOut>
<pFcarmGrp></pFcarmGrp> <pFcarmGrp></pFcarmGrp>
@ -185,6 +185,7 @@
<uocXRam>0</uocXRam> <uocXRam>0</uocXRam>
<RvdsVP>1</RvdsVP> <RvdsVP>1</RvdsVP>
<RvdsMve>0</RvdsMve> <RvdsMve>0</RvdsMve>
<RvdsCdeCp>0</RvdsCdeCp>
<hadIRAM2>1</hadIRAM2> <hadIRAM2>1</hadIRAM2>
<hadIROM2>0</hadIROM2> <hadIROM2>0</hadIROM2>
<StupSel>8</StupSel> <StupSel>8</StupSel>
@ -312,7 +313,7 @@
</ArmAdsMisc> </ArmAdsMisc>
<Cads> <Cads>
<interw>1</interw> <interw>1</interw>
<Optim>3</Optim> <Optim>1</Optim>
<oTime>1</oTime> <oTime>1</oTime>
<SplitLS>0</SplitLS> <SplitLS>0</SplitLS>
<OneElfS>0</OneElfS> <OneElfS>0</OneElfS>
@ -321,14 +322,14 @@
<PlainCh>0</PlainCh> <PlainCh>0</PlainCh>
<Ropi>0</Ropi> <Ropi>0</Ropi>
<Rwpi>0</Rwpi> <Rwpi>0</Rwpi>
<wLevel>0</wLevel> <wLevel>2</wLevel>
<uThumb>0</uThumb> <uThumb>0</uThumb>
<uSurpInc>0</uSurpInc> <uSurpInc>0</uSurpInc>
<uC99>1</uC99> <uC99>1</uC99>
<uGnu>0</uGnu> <uGnu>0</uGnu>
<useXO>0</useXO> <useXO>0</useXO>
<v6Lang>1</v6Lang> <v6Lang>3</v6Lang>
<v6LangP>1</v6LangP> <v6LangP>3</v6LangP>
<vShortEn>1</vShortEn> <vShortEn>1</vShortEn>
<vShortWch>1</vShortWch> <vShortWch>1</vShortWch>
<v6Lto>0</v6Lto> <v6Lto>0</v6Lto>
@ -338,7 +339,7 @@
<MiscControls>-USTM32F407xx</MiscControls> <MiscControls>-USTM32F407xx</MiscControls>
<Define>CORTEX_USE_FPU=0 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define> <Define>CORTEX_USE_FPU=0 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\..\os\common\ext\ST\STM32F4xx;..\..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT;..\..\..\..\..\os\rt\include;..\..\..\..\..\os\oslib\include;..\..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\..\os\hal\include;..\..\..\..\..\os\hal\lib\streams;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\STM32\STM32F4xx;..\..\..\..\..\os\hal\ports\STM32\LLD\ADCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\..\os\hal\ports\STM32\LLD\CRYPv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DMAv2;..\..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\..\os\hal\ports\STM32\LLD\I2Cv1;..\..\..\..\..\os\hal\ports\STM32\LLD\MACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\OTGv1;..\..\..\..\..\os\hal\ports\STM32\LLD\QUADSPIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SDIOv1;..\..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\..\os\hal\ports\STM32\LLD\USARTv1;..\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\..\testhal\common</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\..\os\common\ext\ST\STM32F4xx;..\..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT;..\..\..\..\..\os\rt\include;..\..\..\..\..\os\oslib\include;..\..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\..\os\hal\include;..\..\..\..\..\os\hal\lib\streams;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\STM32\STM32F4xx;..\..\..\..\..\os\hal\ports\STM32\LLD\ADCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\..\os\hal\ports\STM32\LLD\CRYPv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DMAv2;..\..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\..\os\hal\ports\STM32\LLD\I2Cv1;..\..\..\..\..\os\hal\ports\STM32\LLD\MACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\OTGv1;..\..\..\..\..\os\hal\ports\STM32\LLD\QUADSPIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SDIOv1;..\..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\..\os\hal\ports\STM32\LLD\USART;..\..\..\..\..\os\hal\ports\STM32\LLD\USARTv1;..\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\..\testhal\common</IncludePath>
</VariousControls> </VariousControls>
</Cads> </Cads>
<Aads> <Aads>
@ -351,12 +352,12 @@
<NoWarn>0</NoWarn> <NoWarn>0</NoWarn>
<uSurpInc>0</uSurpInc> <uSurpInc>0</uSurpInc>
<useXO>0</useXO> <useXO>0</useXO>
<uClangAs>0</uClangAs> <ClangAsOpt>4</ClangAsOpt>
<VariousControls> <VariousControls>
<MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=0</MiscControls> <MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=0</MiscControls>
<Define></Define> <Define></Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY</IncludePath>
</VariousControls> </VariousControls>
</Aads> </Aads>
<LDads> <LDads>
@ -472,6 +473,16 @@
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chtrace.c</FilePath> <FilePath>..\..\..\..\..\os\rt\src\chtrace.c</FilePath>
</File> </File>
<File>
<FileName>chinstances.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chinstances.c</FilePath>
</File>
<File>
<FileName>chrfcu.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chrfcu.c</FilePath>
</File>
</Files> </Files>
</Group> </Group>
<Group> <Group>
@ -480,17 +491,12 @@
<File> <File>
<FileName>chcore.c</FileName> <FileName>chcore.c</FileName>
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\chcore.c</FilePath> <FilePath>..\..\..\..\..\os\common\ports\ARMv7-M\chcore.c</FilePath>
</File> </File>
<File> <File>
<FileName>chcore_v7m.c</FileName> <FileName>chcoreasm.s</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\chcore_v7m.c</FilePath>
</File>
<File>
<FileName>chcoreasm_v7m.s</FileName>
<FileType>2</FileType> <FileType>2</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT\chcoreasm_v7m.s</FilePath> <FilePath>..\..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT\chcoreasm.s</FilePath>
</File> </File>
</Files> </Files>
</Group> </Group>
@ -914,4 +920,13 @@
<files/> <files/>
</RTE> </RTE>
<LayerInfo>
<Layers>
<Layer>
<LayName>ch</LayName>
<LayPrjMark>1</LayPrjMark>
</Layer>
</Layers>
</LayerInfo>
</Project> </Project>

32
testhal/STM32/STM32F4xx/IRQ_STORM_FPU/keil/ch.uvprojx
View File

@ -10,13 +10,13 @@
<TargetName>Demo</TargetName> <TargetName>Demo</TargetName>
<ToolsetNumber>0x4</ToolsetNumber> <ToolsetNumber>0x4</ToolsetNumber>
<ToolsetName>ARM-ADS</ToolsetName> <ToolsetName>ARM-ADS</ToolsetName>
<pCCUsed>5060750::V5.06 update 6 (build 750)::ARMCC</pCCUsed> <pCCUsed>5060960::V5.06 update 7 (build 960)::.\ARMCC</pCCUsed>
<uAC6>0</uAC6> <uAC6>0</uAC6>
<TargetOption> <TargetOption>
<TargetCommonOption> <TargetCommonOption>
<Device>STM32F407VGTx</Device> <Device>STM32F407VGTx</Device>
<Vendor>STMicroelectronics</Vendor> <Vendor>STMicroelectronics</Vendor>
<PackID>Keil.STM32F4xx_DFP.2.14.0</PackID> <PackID>Keil.STM32F4xx_DFP.2.15.0</PackID>
<PackURL>http://www.keil.com/pack/</PackURL> <PackURL>http://www.keil.com/pack/</PackURL>
<Cpu>IRAM(0x20000000,0x00020000) IRAM2(0x10000000,0x00010000) IROM(0x08000000,0x00100000) CPUTYPE("Cortex-M4") FPU2 CLOCK(12000000) ELITTLE</Cpu> <Cpu>IRAM(0x20000000,0x00020000) IRAM2(0x10000000,0x00010000) IROM(0x08000000,0x00100000) CPUTYPE("Cortex-M4") FPU2 CLOCK(12000000) ELITTLE</Cpu>
<FlashUtilSpec></FlashUtilSpec> <FlashUtilSpec></FlashUtilSpec>
@ -185,6 +185,7 @@
<uocXRam>0</uocXRam> <uocXRam>0</uocXRam>
<RvdsVP>2</RvdsVP> <RvdsVP>2</RvdsVP>
<RvdsMve>0</RvdsMve> <RvdsMve>0</RvdsMve>
<RvdsCdeCp>0</RvdsCdeCp>
<hadIRAM2>1</hadIRAM2> <hadIRAM2>1</hadIRAM2>
<hadIROM2>0</hadIROM2> <hadIROM2>0</hadIROM2>
<StupSel>8</StupSel> <StupSel>8</StupSel>
@ -338,7 +339,7 @@
<MiscControls>-USTM32F407xx</MiscControls> <MiscControls>-USTM32F407xx</MiscControls>
<Define>CORTEX_USE_FPU=1 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define> <Define>CORTEX_USE_FPU=1 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\..\os\common\ext\ST\STM32F4xx;..\..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT;..\..\..\..\..\os\rt\include;..\..\..\..\..\os\oslib\include;..\..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\..\os\hal\include;..\..\..\..\..\os\hal\lib\streams;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\STM32\STM32F4xx;..\..\..\..\..\os\hal\ports\STM32\LLD\ADCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\..\os\hal\ports\STM32\LLD\CRYPv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DMAv2;..\..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\..\os\hal\ports\STM32\LLD\I2Cv1;..\..\..\..\..\os\hal\ports\STM32\LLD\MACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\OTGv1;..\..\..\..\..\os\hal\ports\STM32\LLD\QUADSPIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SDIOv1;..\..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\..\os\hal\ports\STM32\LLD\USARTv1;..\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\..\testhal\common</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\..\os\common\ext\ST\STM32F4xx;..\..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT;..\..\..\..\..\os\rt\include;..\..\..\..\..\os\oslib\include;..\..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\..\os\hal\include;..\..\..\..\..\os\hal\lib\streams;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\..\os\hal\ports\STM32\STM32F4xx;..\..\..\..\..\os\hal\ports\STM32\LLD\ADCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\..\os\hal\ports\STM32\LLD\CRYPv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\DMAv2;..\..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\..\os\hal\ports\STM32\LLD\I2Cv1;..\..\..\..\..\os\hal\ports\STM32\LLD\MACv1;..\..\..\..\..\os\hal\ports\STM32\LLD\OTGv1;..\..\..\..\..\os\hal\ports\STM32\LLD\QUADSPIv1;..\..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\..\os\hal\ports\STM32\LLD\SDIOv1;..\..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\..\os\hal\ports\STM32\LLD\USART;..\..\..\..\..\os\hal\ports\STM32\LLD\USARTv1;..\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\..\testhal\common</IncludePath>
</VariousControls> </VariousControls>
</Cads> </Cads>
<Aads> <Aads>
@ -351,12 +352,12 @@
<NoWarn>0</NoWarn> <NoWarn>0</NoWarn>
<uSurpInc>0</uSurpInc> <uSurpInc>0</uSurpInc>
<useXO>0</useXO> <useXO>0</useXO>
<uClangAs>0</uClangAs> <ClangAsOpt>4</ClangAsOpt>
<VariousControls> <VariousControls>
<MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=1</MiscControls> <MiscControls>--cpreproc --cpreproc_opts=-D,CORTEX_USE_FPU=1</MiscControls>
<Define></Define> <Define></Define>
<Undefine></Undefine> <Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ports\ARMCMx;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY</IncludePath> <IncludePath>..\;..\cfg;..\..\..\..\..\os\license;..\..\..\..\..\os\common\startup\ARMCMx\devices\STM32F4xx;..\..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\..\os\hal\boards\ST_STM32F4_DISCOVERY</IncludePath>
</VariousControls> </VariousControls>
</Aads> </Aads>
<LDads> <LDads>
@ -472,6 +473,16 @@
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chtrace.c</FilePath> <FilePath>..\..\..\..\..\os\rt\src\chtrace.c</FilePath>
</File> </File>
<File>
<FileName>chrfcu.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chrfcu.c</FilePath>
</File>
<File>
<FileName>chinstances.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\rt\src\chinstances.c</FilePath>
</File>
</Files> </Files>
</Group> </Group>
<Group> <Group>
@ -480,17 +491,12 @@
<File> <File>
<FileName>chcore.c</FileName> <FileName>chcore.c</FileName>
<FileType>1</FileType> <FileType>1</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\chcore.c</FilePath> <FilePath>..\..\..\..\..\os\common\ports\ARMv7-M\chcore.c</FilePath>
</File> </File>
<File> <File>
<FileName>chcore_v7m.c</FileName> <FileName>chcoreasm.s</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\chcore_v7m.c</FilePath>
</File>
<File>
<FileName>chcoreasm_v7m.s</FileName>
<FileType>2</FileType> <FileType>2</FileType>
<FilePath>..\..\..\..\..\os\common\ports\ARMCMx\compilers\RVCT\chcoreasm_v7m.s</FilePath> <FilePath>..\..\..\..\..\os\common\ports\ARMv7-M\compilers\RVCT\chcoreasm.s</FilePath>
</File> </File>
</Files> </Files>
</Group> </Group>