andreika-git
/
ChibiOS
mirror of https://github.com/andreika-git/ChibiOS.git
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity

Updated Keil and IAR demos. 

git-svn-id: svn://svn.code.sf.net/p/chibios/svn/trunk@14995 27425a3e-05d8-49a3-a47f-9c15f0e5edd8
This commit is contained in:
Giovanni Di Sirio 2021-11-01 14:16:13 +00:00
parent 6477dd0ce0
commit a634e34d91
2 changed files with 18 additions and 10 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

11
demos/STM32/RT-STM32F303-DISCOVERY/iar/ch.ewp
View File

@ -380,7 +380,7 @@
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\USARTv2</state>
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\USBv1</state>
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1</state>
<state>$PROJ_DIR$\..\..\..\..\test\lib</state>
<state>$PROJ_DIR$\..\..\..\..\os\test\include</state>
<state>$PROJ_DIR$\..\..\..\..\test\rt\source\test</state>
<state>$PROJ_DIR$\..\..\..\..\test\oslib\source\test</state>
</option>
@ -1474,7 +1474,7 @@
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\USARTv2</state>
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\USBv1</state>
<state>$PROJ_DIR$\..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1</state>
<state>$PROJ_DIR$\..\..\..\..\test\lib</state>
<state>$PROJ_DIR$\..\..\..\..\os\test\include</state>
<state>$PROJ_DIR$\..\..\..\..\test\rt\source\test</state>
<state>$PROJ_DIR$\..\..\..\..\test\oslib\source\test</state>
<state>$PROJ_DIR$\..\</state>
@ -2825,10 +2825,13 @@
<group>
<name>lib</name>
<file>
<name>$PROJ_DIR$\..\..\..\..\test\lib\ch_test.c</name>
<name>$PROJ_DIR$\..\..\..\..\os\test\src\ch_test.c</name>
</file>
<file>
<name>$PROJ_DIR$\..\..\..\..\test\lib\ch_test.h</name>
<name>$PROJ_DIR$\..\..\..\..\os\test\include\ch_test.h</name>
</file>
<file>
<name>$PROJ_DIR$\..\..\..\..\os\test\src\ch_test_printf.c</name>
</file>
</group>
<group>

17
demos/STM32/RT-STM32F303-DISCOVERY/keil/ch.uvprojx
View File

@ -338,7 +338,7 @@
<MiscControls>-USTM32F303xC</MiscControls>
<Define>CORTEX_USE_FPU=0 TEST_CFG_SIZE_REPORT=0 __heap_base__=Image$$$$RW_IRAM1$$$$ZI$$$$Limit __heap_end__=Image$$$$RW_IRAM2$$$$Base</Define>
<Undefine></Undefine>
<IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\os\common\ext\ST\STM32F3xx;..\..\..\..\os\common\portability\Keil;..\..\..\..\os\common\ports\ARM-common;..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\os\rt\include;..\..\..\..\os\oslib\include;..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\os\hal\include;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY;..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\os\hal\ports\STM32\STM32F3xx;..\..\..\..\os\hal\ports\STM32\LLD\ADCv3;..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\os\hal\ports\STM32\LLD\DMAv1;..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\os\hal\ports\STM32\LLD\I2Cv2;..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\os\hal\ports\STM32\LLD\SYSTICKv1;..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\os\hal\ports\STM32\LLD\USART;..\..\..\..\os\hal\ports\STM32\LLD\USARTv2;..\..\..\..\os\hal\ports\STM32\LLD\USBv1;..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\test\lib;..\..\..\..\test\rt\source\test;..\..\..\..\test\oslib\source\test</IncludePath>
<IncludePath>..\;..\cfg;..\..\..\..\os\license;..\..\..\..\os\common\startup\ARMCMx\devices\STM32F3xx;..\..\..\..\os\common\ext\ARM\CMSIS\Core\Include;..\..\..\..\os\common\ext\ST\STM32F3xx;..\..\..\..\os\common\portability\Keil;..\..\..\..\os\common\ports\ARM-common;..\..\..\..\os\common\ports\ARMv7-M;..\..\..\..\os\rt\include;..\..\..\..\os\oslib\include;..\..\..\..\os\hal\osal\rt-nil;..\..\..\..\os\hal\include;..\..\..\..\os\hal\boards\ST_STM32F3_DISCOVERY;..\..\..\..\os\hal\ports\common\ARMCMx;..\..\..\..\os\hal\ports\STM32\STM32F3xx;..\..\..\..\os\hal\ports\STM32\LLD\ADCv3;..\..\..\..\os\hal\ports\STM32\LLD\CANv1;..\..\..\..\os\hal\ports\STM32\LLD\DACv1;..\..\..\..\os\hal\ports\STM32\LLD\DMAv1;..\..\..\..\os\hal\ports\STM32\LLD\EXTIv1;..\..\..\..\os\hal\ports\STM32\LLD\GPIOv2;..\..\..\..\os\hal\ports\STM32\LLD\I2Cv2;..\..\..\..\os\hal\ports\STM32\LLD\RTCv2;..\..\..\..\os\hal\ports\STM32\LLD\SPIv2;..\..\..\..\os\hal\ports\STM32\LLD\SYSTICKv1;..\..\..\..\os\hal\ports\STM32\LLD\TIMv1;..\..\..\..\os\hal\ports\STM32\LLD\USART;..\..\..\..\os\hal\ports\STM32\LLD\USARTv2;..\..\..\..\os\hal\ports\STM32\LLD\USBv1;..\..\..\..\os\hal\ports\STM32\LLD\xWDGv1;..\..\..\..\os\test\include;..\..\..\..\test\rt\source\test;..\..\..\..\test\oslib\source\test</IncludePath>
</VariousControls>
</Cads>
<Aads>
@ -1242,11 +1242,6 @@
<Group>
<GroupName>test</GroupName>
<Files>
<File>
<FileName>ch_test.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\test\lib\ch_test.c</FilePath>
</File>
<File>
<FileName>rt_test_root.c</FileName>
<FileType>1</FileType>
@ -1362,6 +1357,16 @@
<FileType>1</FileType>
<FilePath>..\..\..\..\test\oslib\source\test\oslib_test_sequence_009.c</FilePath>
</File>
<File>
<FileName>ch_test.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\os\test\src\ch_test.c</FilePath>
</File>
<File>
<FileName>ch_test_printf.c</FileName>
<FileType>1</FileType>
<FilePath>..\..\..\..\os\test\src\ch_test_printf.c</FilePath>
</File>
</Files>
</Group>
<Group>